著作権 © 2020-2021 Shenzhen CDTech Electronics LTD. 全著作権所有。サイトマップiwonder.cn提供
10.1インチ産業用端末に高解像度カスタムMIPI DSIスクリーンを搭載する場合、安定した動作は、厳密な高速差動配線によって実現されます。具体的には、100Ωのインピーダンス制御、ペア内長さの厳密なマッチング、確実な接地基準、最小限のビア、そして鋭角な90°コーナーの排除などが挙げられます。CDTechのプロジェクトでは、厳格な信号完全性チェックリストに従うことで、最初のEMC試験前にアイダイアグラムの不具合やランダムな表示グリッチを半分以下に削減しています。
10.1インチ産業用ディスプレイ向けの実用的なMIPI DSI配線チェックリストには、100Ωの固定差動インピーダンス、各レーン下の局所的に連続したグランドプレーン、ペア内長さの不一致が5～10ミル未満、グループ間のスキューが200ミル以内、90°コーナーと不要なビアを厳密に回避することなどが含まれます。CDTechのボードでは、このチェックリストは推奨事項ではなく、リリースゲートとして扱われます。
日常業務において、MIPI DSIの「事前チェック」は次のようになります。
基板製造工場に積層構造とインピーダンスを確認してください。工場のテンプレートがあなたの設計と一致すると決して思い込まないでください。
アプリケーションプロセッサとディスプレイコネクタは、機械的に可能な限り近接して配置し、通常は配線長40～60mm以内に収める。
すべてのデータとクロックのペアは、確実なグランド基準を持つ内層に配線し、分割されたプレーンをまたがらないようにしてください。
CADツールの制約マネージャーを使用して、目視ではなく、差動間隔と長さの一致を確認してください。
すべてのビアとコーナーを精査し、ペアごとに2つ以上のレイヤー変更が見られる場合は、レイアウトを再設計します。
最近製作した1920×1200、60Hz、10.1インチのカスタムMIPIスクリーンにおいて、初期のレイアウトは回路図の要件は満たしていたものの、長さの一致が400ミルずれており、分割されたグランドプレーンを横切っていたため、採用を見送りました。製造前にこれらの点を修正し、ラボテストでは、シリーズ的な修正を一切行わずに1.5Gbpsでクリーンなアイパターンが得られました。
帯域幅は、ルーティングルールの背後にある目に見えない力です。1920×1200、60Hz、24ビットカラーの10.1インチパネルの場合、基本的なDSI計算では、レーンあたり数Gbpsにまで達します。当社の量産では、1つのレーンが約1.0～1.5Gbpsを超えると、余分なビア、スキュー、不適切なグランドといった小さなルーティングの不具合でさえ、ビットエラーやランダムなピクセルノイズとして現れ始めます。CDTechの設計では、各レーンを単なるデジタル信号ではなく、重要なRFリンクとして扱います。
ルーティングの観点から見ると、より高い帯域幅：
ペア内のD+とD-間の許容されるずれを締め付ける。10～20ピコ秒のずれでも、目に視覚的な影響を与える可能性がある。
ビアや平面交差によるインピーダンスの不連続性は、反射の観点から見てはるかに大きなコストとなる。
FPCとコネクタの品質を、単なる機械部品としてではなく、伝送線路の一部として考えることを余儀なくされる。
4つのデータレーンと1つのクロックレーンを備えた10.1インチの車載端末において、当初はすべての信号を混合参照プレーンの最上層に配線していました。2.0Gbpsでのアイテストでは、アイが閉じ、エラーカウンタが上昇するという結果が出ました。そこで、すべての差動ペアを連続グランドを備えた内層に移動し、ビア数を削減したところ、パネルやプロセッサを変更することなく、0.2UI以上のアイマージンを回復することができました。
MIPI DSIは、反射やノイズを抑制するために、100Ω付近の狭い差動インピーダンスと安定したリターンパスに依存しています。当社では、公称100Ωのペアが分割プレーン付近やBGAファンアウトの下で85～90Ωにドリフトする基板を測定したところ、これらのわずかな偏差が1Gbpsを超えるレーン速度で10～20%の反射スパイクを引き起こしました。CDTechでは、インピーダンスプロットとグランドマップが当社の高速要件を満たしている場合にのみ、承認を行います。
この現象を引き起こす要因は2つあります。
スタックアップの定義：配線を行う前に、理論上のFR-4ではなく、実際のPCB材料上で、目標インピーダンスに合わせてライン幅と間隔を固定します。
地上連続性：DSIレーンの真下には途切れることのない地上基準線を維持します。ギャップや分割された平面を横切ることは禁止されています。
実際には、フィールドソルバーやインピーダンス計算機を用いてレイアウトを定期的に検査し、初期プロトタイプでTDRを用いて検証しています。厚さ1.6mmの4層基板で、基準となる部品の選択が不適切な場合、内層と外層の両方で100Ωの抵抗値を満たせないことがよくあります。高解像度の産業用スクリーンでは、後工程での手直しを避けるため、追加コストを許容してでも、少なくとも2つのソリッドグランドプレーンを備えた6～8層基板を推奨しています。
長さのマッチングは単なる儀式ではなく、タイミングとアイクロージャーに直接影響します。D+/D-ペアごとに、ミスマッチを5～10ミル以内に抑え、異なるデータレーン間では、一般的な10.1インチ設計の場合、スキューを150～200ミル以内に抑えています。これらの数値がずれると、特にタイミングが厳しいパネルでは、レーン間の位相差が大きくなり、パネルトレーニングが失敗します。CDTechは、制約駆動型ルーティングツールを使用して、これらの制限を強制しています。
私たちは3つのルールを適用します。
ペア内優先：各ペア内のマッチングは、ペア間のマッチングよりも優先順位が高い。ペア内の偏りは、視覚品質に直接的に悪影響を与える。
車線間スキュー：4車線DSIの場合、パネルベンダーが推奨する制限値（通常100～200ミル程度）を下回るように、総スキューを予算に計上します。
補償セグメント：低ノイズ領域では短い蛇行セグメントを使用して長さを調整します。コネクタやBGAブレークアウト付近での「ぐらつき」は避けます。
スマートホームハブのプロジェクトにおいて、最初の改訂版ではペア間のマッチングが考慮されておらず、レーン3がレーン0より400ミル短くなってしまった。機能的には、ディスプレイは点灯したものの、リフレッシュレートの上昇や温度変化によってちらつきが発生した。長さ調整と再テストを行った結果、ちらつきは解消され、BERカウンターの値はほぼゼロまで低下した。
MIPI DSI差動ペアに関しては、シンプルながら厳格なルールを設けています。ペアを近接させ、平行に保ち、90°の角を避け、ビアの数を最小限に抑え、他の信号との間隔を一定に保つことです。レイアウトでは、滑らかな45°または曲線状の遷移を使用し、追加のビアはすべて予算項目として扱い、その正当性を説明します。CDTechでは、10.1インチ設計に携わる前に、新人エンジニアにこれらのルールに従うようトレーニングを実施しています。
私たちが採用している具体的なルール：
90°の曲がりはありません。インピーダンスの急激な変化や局所的な電界集中を避けるため、すべての曲がり角は45°または滑らかな曲線になっています。
ビアは最小限に抑える：理想的にはペアごとに1つの層変更のみとする。それ以上必要な場合は、鏡面対称でグランドビアの近くに配置します。
攻撃者からの分散：MIPIレーンを他の高速信号から少なくともライン幅の3倍の間隔を空けるために、「3Wルール」に従います。
ある産業用端末について、複数の鋭角なコーナーとレーンあたり5～6個のビアを持つ「高速描画」レイアウトと、これらのルールを遵守したクリーンなバージョンを比較しました。アイダイアグラムテストの結果、材料や積層構造に変更を加えることなく、規律あるレイアウトではマスクマージンが約15%改善され、ジッターが大幅に低減されました。
スタックアップは、多くのプロジェクトにおいて信号の整合性を左右する重要な要素です。OEM各社がコスト削減のために複雑なMIPI設計を4層基板に詰め込もうとして、終端処理の調整に何週間も費やしてしまうケースが見られます。CDTechでは通常、10.1インチの高解像度産業用ディスプレイには少なくとも6層を推奨し、DSIペアをグランドプレーンに挟まれた内層に配置します。これにより、配線の許容範囲が広がり、バッチ間のアイパターンの再現性が向上します。
私たちがよく使う戦略：
内層ルーティング：DSIレーンは、可能な限り、上下にグランドを備えた内層に配置されます。
専用グランドプレーン：大きなスロットやアイランドのない、1つまたは2つの完全なグランドプレーンを使用します。
分離された電源プレーン：重要な電源は、繊細な地上空間を共有するのではなく、それぞれ独立した、十分に分離されたプレーンを持つ。
モバイルプロセッサをベースとした設計においては、BGAブレークアウトの複雑さも考慮に入れています。高ピン数のSoCを用いたあるプロジェクトでは、主にブレークアウトを簡素化し、すべてのMIPIラインの下に十分な連続したグランドを確保するために、6層スタックから8層スタックへと変更しました。コスト増は、それによって節約できたトラブルシューティング時間に比べればわずかなものでした。
コネクタとFPCは伝送線路の一部であり、独立した機械部品ではありません。設計の悪い長いFPCとコネクタを追加すると、基板上の配線が綺麗でもオーバーシュートやアンダーシュートがひどくなるケースが見られます。CDTechでは、特にスマートフォンよりも高解像度の10.1インチスクリーンにおいては、FPCのインピーダンス、グランドピン、ピンマッピングを設計上の重要なステップとして捉えています。
私たちが注意深く観察するポイント：
コネクタのピン配置：差動ペアは隣接させ、電源ピンとグランドピンを挟んでペアを「織り込む」ような配置は避けてください。
FPCのインピーダンスとスタックアップ：ケーブルの特性インピーダンスを100Ωに合わせます。安価なFPCはここで失敗することがよくあります。
接地ピンとシールド：レーングループの周囲に十分な数の接地ピンを配置して、リターンを安定させ、カップリングを低減します。
典型的な失敗事例：お客様がコスト削減のため、当社指定の100Ωシールド付きFPCケーブルを汎用ケーブルに交換しました。基板は社内テストに合格しましたが、組み立て後の製品でMIPIエラーが発生しました。特にFPCが曲がった場合に顕著でした。元のケーブル仕様に戻したところ、基板に変更を加えることなくエラーは解消しました。
弊社のカスタムMIPI DSIプロジェクトでは、ディスプレイの不具合のほとんどは「謎のファームウェアバグ」ではなく、単純な配線やスタックアップの問題です。レーンが安定した100Ωのインピーダンス、適切なグランド基準、そして現実的な長さのマッチングを確認できれば、プロトコルは正常に動作する傾向があります。CDTechでは、配線ルールが正しく守られていることを期待するのではなく、初期ビルド段階でアイパターンとスキューを測定することを徹底しています。
検証は「点灯する」という基準だけに頼ることはできません。量産前には、少なくとも3つのテストを実施します。目標データレートでのアイダイアグラム測定、温度や電圧の変動下でのビット誤り率テスト、高コントラストパターンや高速リフレッシュレート変更などの視覚的ストレステストです。CDTechでは、明示的な要求がない場合でも、初回製品検査にこれらのチェックを含めることがよくあります。
アクセス可能なテストポイントに高帯域幅オシロスコープまたはプロトコルアナライザを接続し、以下を監視します。
目を開けた状態とマージンを、参照マスクと比較します。
さまざまなシステム負荷条件下におけるジッターと振幅。
プロセッサまたは外部テスターによって報告されたエラーカウンター。
ある工場での試作において、目視検査により、単純な機能テストでは検出されなかったコネクタ付近の隠れたインピーダンスの不連続性が明らかになった。これらの箇所を修正することで、まれではあるものの懸念されていた回線のちらつきが解消され、返品件数も減少した。
コストと性能は常に相反する要素です。低価格製品では、コスト削減のために4層基板を求める顧客が多いですが、高解像度の産業用HMIでは、その選択はデバッグ時間の増加という形で跳ね返ってきます。CDTechの経験から、堅牢なMIPI DSIを備えた10.1インチ高解像度ディスプレイには、慎重に設計された6層基板が実用的な最小構成であり、8層基板であればより余裕が生まれ、配線も容易になります。
主なトレードオフ：
層数と配線自由度：層数が少ないと通路が混雑し、地面の状態が悪化する。層数が多いとコストは高くなるが、レイアウトは簡素化される。
PCB材料の品質とデータレート：FR-4基板の性能が限界に近い場合、ルーティングルールを過剰に設計するよりも、より優れた誘電体にアップグレードする方が安価になる可能性がある。
厳格なルールとエンジニアの時間：事前に強力な制約システムを導入することで、手動チェックと後々の手戻りを削減できます。
スマートホーム端末プログラムにおいて、2種類の基板オプションが評価された。1つは低価格の4層基板、もう1つは最適化された6層基板である。6層基板は1枚あたりのコストが約8～10%高かったものの、追加のテスト作業や手直しが不要となり、最終的にプロジェクト全体のコスト削減につながった。
OEMチームは、ルーティングルールが土壇場での修正ではなくワークフローの一部となることで成功を収めます。スタックアップ、インピーダンス、グランド連続性、長さマッチング、ビア制限、コネクタおよびFPC仕様、必須のアイダイアグラム検証を網羅したMIPI DSIチェックリストを正式に作成することをお勧めします。CDTechでは、このチェックリストを設計リリースプロセスに組み込んでいるため、すべてのカスタムMIPI画面が同じ厳格なフィルターを通過します。
実行可能な手順:
配線作業を行う前に、基板メーカーおよびケーブルサプライヤーとスタックアップとインピーダンスを確定してください。
長さの一致、間隔、ビア数については、制約駆動型のCADルールを使用してください。
レーン長を最小限に抑え、ノイズの多い領域を避けるように、プロセッサとコネクタを配置してください。
すべての差動ペアを、規律あるルーティングを備えた高速RFチャネルとして扱う。
最初のプロトタイプについては、機能デモだけでなく、目視検査とBERテストで検証してください。
このアプローチを採用するチームは、過酷な産業環境やモバイル環境において、終盤での予期せぬ事態が少なくなり、ディスプレイの動作がより予測しやすくなる傾向がある。
MIPI DSIは、10.1インチ高解像度ディスプレイ用の4層基板上で安定して動作しますか？
非常に慎重なルーティングと妥協したマージンを前提とすれば可能ですが、より高いデータレートでの安定した産業用途には、少なくとも6層構成を強く推奨します。
差動ペアの場合、曲線状の配線は90度の角よりも本当に優れているのでしょうか？
はい、鋭角な90°の角を避けることで、局所的なインピーダンスの不連続性や電界の集中が軽減され、特に数Gbpsの速度において、視覚品質が向上し、反射が低減されます。
MIPI DSIレーンごとに専用の連続したグランドプレーンが必要ですか？
各車線は、その真下または真上にしっかりとした地面の基準点が必要です。適切に設計された共通の地面を共有することは問題ありませんが、その地面の隙間や切り込みを横切ることは認められません。
コネクタやFPCの選択だけで、MIPI DSIディスプレイにランダムな不具合が発生する可能性はありますか？
まさにその通りです。インピーダンスの不良、接地不良、コネクタやFPCのピン配置の不備などは、本来良好なPCB配線を台無しにし、断続的なちらつきやノイズとして現れる可能性があります。
OEMはMIPIルーティングの検証に、機能的な画面テストのみに頼るべきでしょうか？
いいえ、機能テストでは、アイパターンやジッターといった軽微な問題を見逃してしまう可能性があります。アイパターンとBERチェックを視覚パターンと組み合わせることが、量産前に最も安全な方法です。
本サイトを引き続きご利用いただくことで、お客様は当社のプライバシーポリシーおよび利用規約に同意したものとみなされます。