Copyright © 2020-2021 Shenzhen CDTech Electronics LTD. Tutti i diritti riservati. Mappa del sito. Realizzato da iwonder.cn
Per gli schermi MIPI DSI personalizzati ad alta risoluzione su terminali industriali da 10.1 pollici, il funzionamento stabile è garantito da un instradamento differenziale ad alta velocità ben strutturato: impedenza controllata a 100 Ω, rigoroso adattamento della lunghezza intra-coppia, solido riferimento di massa, numero minimo di vie e assenza di angoli acuti a 90°. Nei nostri progetti presso CDTech, l'applicazione di una rigorosa checklist di integrità del segnale riduce di oltre la metà i guasti del diagramma a occhio e i glitch di visualizzazione casuali prima ancora del primo test EMC.
Una checklist pratica per il routing MIPI DSI per display industriali da 10.1 pollici include: impedenza differenziale fissa di 100 Ω, piano di massa localmente continuo sotto ogni corsia, disallineamento della lunghezza intra-coppia inferiore a 5-10 mil, skew tra gruppi entro 200 mil e la rigorosa eliminazione di angoli a 90° e vie non necessarie. Sulle schede CDTech, consideriamo questa checklist come un punto di rilascio, non come un suggerimento.
Nel lavoro quotidiano, la nostra fase di "pre-volo" con MIPI DSI si svolge in questo modo:
Confermate la disposizione dei componenti e l'impedenza con il produttore di PCB; non date mai per scontato che il loro modello corrisponda al vostro progetto.
Posizionare il processore applicativo e il connettore del display il più vicino possibile dal punto di vista meccanico, generalmente entro una distanza di traccia compresa tra 40 e 60 mm.
Instradare tutte le coppie dati e clock su strati interni con un solido riferimento di massa; evitare di attraversare piani divisi.
Verificare le distanze differenziali e la corrispondenza delle lunghezze utilizzando il gestore dei vincoli dello strumento CAD, non a occhio.
Esaminiamo attentamente ogni via e ogni angolo; se riscontriamo più di due cambi di strato per coppia, rielaboriamo il layout.
Su un recente schermo MIPI personalizzato da 10.1 pollici con risoluzione 1920×1200 e frequenza di aggiornamento di 60 Hz, abbiamo scartato un layout iniziale che, pur rispettando tecnicamente i requisiti schematici, presentava una violazione della corrispondenza di lunghezza di 400 mil e intersecava un piano di massa diviso. Prima della produzione, abbiamo corretto questi punti e i test di laboratorio hanno mostrato diagrammi a occhio nitidi a 1.5 Gbps senza alcuna correzione in serie.
La larghezza di banda è la forza invisibile che si cela dietro le regole di routing. Per un pannello da 10.1 pollici con risoluzione 1920×1200, 60 Hz e colore a 24 bit, i calcoli DSI di base raggiungono rapidamente diversi Gbps per corsia. Nei nostri cicli di produzione, una volta che una singola corsia supera circa 1.0-1.5 Gbps, anche piccoli errori di routing – via in eccesso, disallineamento, massa scadente – iniziano a manifestarsi come errori di bit e rumore casuale sui pixel. I progetti CDTech trattano ogni corsia come un collegamento RF critico, non come un semplice segnale digitale.
Dal punto di vista del routing, maggiore larghezza di banda:
Ciò riduce la distorsione consentita tra D+ e D– all'interno della coppia; anche una discrepanza di 10-20 ps può influire visibilmente sull'occhio.
Rende le discontinuità di impedenza dovute a vie e incroci di piani molto più costose in termini di riflessioni.
Ti obbliga a considerare la qualità dei circuiti integrati fotovoltaici e dei connettori come parte integrante della linea di trasmissione, e non solo come componenti meccanici.
Su un terminale automobilistico da 10.1 pollici con quattro linee dati e una linea di clock, inizialmente instradavamo tutti i segnali su un livello superiore con piani di riferimento misti. I test visivi a 2.0 Gbps mostravano occhi chiusi e contatori di errore in aumento. Dopo aver spostato tutte le coppie differenziali su un livello interno con massa continua e aver ridotto il numero di via, abbiamo recuperato più di 0.2 UI di margine occhio, senza cambiare il pannello o il processore.
MIPI DSI si basa su un'impedenza differenziale molto bassa, intorno ai 100 Ω, e su un percorso di ritorno stabile per tenere sotto controllo riflessioni e rumore. Abbiamo misurato schede in cui le coppie nominali da 100 Ω scendono a 85-90 Ω in prossimità di piani di separazione o sotto i fan-out BGA, e queste piccole deviazioni producono picchi di riflessione del 10-20% a velocità di linea superiori a 1 Gbps. Noi di CDTech approviamo solo quando i grafici di impedenza e le mappe di massa corrispondono ai nostri requisiti per le alte velocità.
Due elementi sono alla base di questo fenomeno:
Definizione di stack-up : Prima del routing, blocchiamo la larghezza e la spaziatura delle linee per l'impedenza target sul materiale effettivo del PCB, non sul FR-4 teorico.
Continuità del terreno : manteniamo un riferimento di terreno ininterrotto direttamente sotto ogni corsia DSI; è vietato attraversare interruzioni o piani di separazione.
In pratica, ispezioniamo regolarmente il layout con risolutori di campo o calcolatori di impedenza, quindi verifichiamo nei primi prototipi tramite TDR. Un circuito stampato a 4 strati con uno spessore di 1.6 mm e una scelta inadeguata dei riferimenti spesso non riesce a raggiungere i 100 Ω sia sugli strati interni che su quelli esterni. Per schermi industriali ad alta risoluzione, preferiamo 6-8 strati con almeno due piani di massa solidi, accettando il costo aggiuntivo per evitare rilavorazioni in fase avanzata.
La corrispondenza della lunghezza non è un rituale; influisce direttamente sulla temporizzazione e sulla chiusura dell'occhio. All'interno di ogni coppia D+/D–, manteniamo di routine il disallineamento entro 5-10 mil e, tra le diverse corsie dati, manteniamo lo skew entro 150-200 mil per i tipici design da 10.1 pollici. Quando questi valori non vengono rispettati, si verificano differenze di fase tra le corsie sufficientemente ampie da compromettere l'addestramento del pannello, soprattutto su pannelli con tempistiche "strette". CDTech utilizza strumenti di routing basati su vincoli per imporre questi limiti.
Applichiamo tre regole:
Prima la corrispondenza all'interno della coppia : la corrispondenza all'interno di ciascuna coppia ha una priorità maggiore rispetto alla corrispondenza tra coppie diverse; una discrepanza all'interno di una coppia influisce sulla qualità degli occhi in modo più diretto.
Distorsione tra corsie : per i sistemi DSI a quattro corsie, prevediamo una distorsione totale inferiore al limite raccomandato dal fornitore del pannello, che si aggira spesso intorno ai 100-200 mil.
Segmenti di compensazione : Utilizziamo brevi segmenti a serpentina nelle aree a basso rumore per regolare le lunghezze; evitiamo di "ondulare" in prossimità dei connettori o delle aperture BGA.
In un progetto per un hub per la casa intelligente, la nostra prima revisione ha ignorato la corrispondenza tra le coppie di fili, e la corsia 3 è risultata 400 mil più corta della corsia 0. Dal punto di vista funzionale, il display si accendeva ma sfarfallava con frequenze di aggiornamento più elevate e variazioni di temperatura. Dopo aver ottimizzato la lunghezza e aver effettuato nuovi test, lo sfarfallio è scomparso e i contatori BER sono scesi quasi a zero.
Per le coppie differenziali MIPI DSI, applichiamo regole semplici ma rigorose: mantenere le coppie vicine e parallele, evitare angoli di 90°, ridurre al minimo il numero di via e mantenere una spaziatura costante rispetto agli altri segnali. Nei nostri layout, utilizziamo transizioni smussate a 45° o curve e consideriamo ogni via aggiuntiva come una voce di costo da giustificare. CDTech forma i nuovi ingegneri affinché seguano queste regole prima di intervenire su qualsiasi progetto da 10.1 pollici.
Regole concrete che utilizziamo:
Niente curve a 90° : tutte le curve sono a 45° o curve morbide per evitare picchi di impedenza e concentrazioni di campo locali.
Vias minimali : idealmente un cambio di strato per coppia; se ne sono necessari di più, sono simmetrici rispetto allo specchio e vicini al piano di massa.
Distanza dagli aggressori : Seguiamo una "regola 3W" per mantenere le corsie MIPI distanziate di almeno tre volte la larghezza della linea dagli altri segnali veloci.
Per un terminale industriale, abbiamo confrontato un layout "a disegno rapido" con molteplici angoli acuti e 5-6 vie per corsia con una versione ripulita che rispettava queste regole. I test del diagramma a occhio hanno mostrato un miglioramento di circa il 15% nel margine di maschera e una riduzione significativa del jitter nel layout disciplinato, senza modifiche ai materiali o allo stack-up.
La fase di impilamento è fondamentale per la riuscita o la compromissione dell'integrità del segnale in molti progetti. Abbiamo visto produttori OEM tentare di comprimere complessi progetti MIPI su schede a 4 strati per ridurre i costi, salvo poi impiegare settimane a perfezionare le terminazioni. CDTech raccomanda in genere almeno 6 strati per i display industriali ad alta risoluzione da 10.1 pollici, assegnando le coppie DSI agli strati interni interposti tra i piani di massa. Questo rende il routing più semplice e i diagrammi a occhio più ripetibili tra i diversi lotti.
Le nostre strategie preferite:
Instradamento a livello interno : le corsie DSI si trovano sui livelli interni, con il terreno sopra e sotto, ove possibile.
Piani di massa dedicati : Utilizziamo uno o due piani di massa completi, senza grandi slot o isole.
Piani di alimentazione separati : le forniture critiche dispongono di piani dedicati e ben disaccoppiati, anziché condividere spazi a terra delicati.
Per i progetti basati su processori per dispositivi mobili, consideriamo anche la complessità dei breakout BGA. In un progetto che utilizzava un SoC con un elevato numero di pin, siamo passati da una struttura a 6 strati a una a 8 strati principalmente per semplificare i breakout e mantenere una massa continua sufficiente sotto tutte le righe MIPI. L'aumento dei costi è stato modesto rispetto al tempo risparmiato nella risoluzione dei problemi.
I connettori e i circuiti integrati per la protezione del segnale (FPC) fanno parte della linea di trasmissione, non sono componenti meccanici separati. Abbiamo visto percorsi di cablaggio integrati puliti degradarsi in notevoli sovraelongazioni e sottoelongazioni una volta aggiunti un FPC e un connettore lunghi e mal progettati. CDTech considera l'impedenza dell'FPC, i pin di massa e la mappatura dei pin come fasi critiche della progettazione, soprattutto per gli schermi da 10.1 pollici con risoluzioni superiori a quelle degli smartphone.
Aspetti che monitoriamo attentamente:
Assegnazione dei pin del connettore : mantenere le coppie differenziali adiacenti, evitare di "intrecciare" le coppie attraverso i pin di alimentazione e di massa.
Impedenza e stack-up del cavo FPC : l'impedenza caratteristica del cavo deve corrispondere a 100 Ω; i cavi FPC economici spesso non superano questo test.
Perni di messa a terra e schermatura : Fornire un numero sufficiente di perni di messa a terra attorno ai gruppi di corsie per stabilizzare i ritorni e ridurre l'accoppiamento.
Un tipico caso di guasto: un cliente ha sostituito il nostro cavo FPC schermato da 100 Ω specificato con un cavo generico per ridurre i costi. La scheda ha superato i test interni, ma nel prodotto assemblato sono comparsi errori MIPI, soprattutto quando il cavo FPC era piegato. Una volta ripristinate le specifiche originali del cavo, gli errori sono scomparsi senza alcuna modifica alla scheda.
Nei nostri progetti MIPI DSI personalizzati, la maggior parte dei problemi di visualizzazione non sono "misteriosi bug del firmware", ma semplici problemi di routing e di stack-up. Una volta che le corsie raggiungono un'impedenza stabile di 100 Ω, un riferimento di massa corretto e una corrispondenza di lunghezza realistica, il protocollo tende a funzionare correttamente. Noi di CDTech insistiamo nel misurare i diagrammi a occhio e l'asimmetria nelle prime versioni, invece di sperare che le regole di routing siano state seguite correttamente.
La validazione non può basarsi semplicemente sul fatto che "si accenda". Prima della produzione di massa, eseguiamo almeno tre test: misurazione del diagramma a occhio alle velocità di trasmissione dati target, test del tasso di errore di bit in condizioni estreme di temperatura e tensione e test di stress visivo come pattern ad alto contrasto e rapidi cambiamenti di aggiornamento. CDTech include spesso questi controlli nell'ispezione del primo articolo, anche quando non esplicitamente richiesti.
Colleghiamo oscilloscopi ad alta larghezza di banda o analizzatori di protocollo in punti di prova accessibili e monitoriamo:
Apertura oculare e margini rispetto alle maschere di riferimento.
Jitter e ampiezza in diverse condizioni di carico del sistema.
Contatori di errore segnalati dal processore o da tester esterni.
In una partita di produzione, i test visivi hanno rivelato discontinuità di impedenza nascoste vicino al connettore che non erano emerse nei semplici test funzionali. La correzione di questi punti ha eliminato rari ma preoccupanti sfarfallii della linea e ha evitato resi dal campo.
Costo e prestazioni sono sempre in competizione. Nei prodotti di fascia bassa, i clienti premono per schede a 4 strati per risparmiare; negli HMI industriali ad alta risoluzione, questa scelta si traduce solitamente in ore di debug. Secondo l'esperienza di CDTech, una struttura a 6 strati attentamente progettata rappresenta il minimo pratico per display ad alta risoluzione da 10.1 pollici con robusto MIPI DSI, mentre 8 strati offrono un margine maggiore e un instradamento più semplice.
Principali compromessi:
Numero di strati vs. libertà di instradamento : meno strati significano corsie affollate e terreno compromesso; più strati costano di più ma semplificano il layout.
Qualità del materiale del PCB rispetto alla velocità di trasmissione dati : passare a un dielettrico migliore potrebbe essere più economico che sovradimensionare le regole di instradamento per FR-4 di qualità inferiore.
Regole rigide contro tempo di progettazione : sistemi di vincoli stringenti definiti a priori evitano controlli manuali e rilavorazioni successive.
Nell'ambito di un programma per terminali per la domotica, sono state valutate due opzioni di schede: una a 4 strati economica e una a 6 strati ottimizzata. La versione a 6 strati costava circa l'8-10% in più per unità, ma eliminava la necessità di ulteriori test e rilavorazioni, riducendo in definitiva il costo totale del progetto.
I team OEM hanno successo quando le regole di routing diventano parte integrante del flusso di lavoro, anziché essere soluzioni dell'ultimo minuto. Raccomandiamo di formalizzare una checklist MIPI DSI che includa stack-up, impedenza, continuità di massa, corrispondenza di lunghezza, limiti dei via, specifiche del connettore e del FPC e la validazione obbligatoria del diagramma a occhio. In CDTech, questa checklist è integrata nel nostro processo di rilascio del progetto, in modo che ogni schermo MIPI personalizzato passi attraverso lo stesso rigoroso filtro.
Passaggi attuabili:
Prima di procedere al routing, concordate con il fornitore del PCB e del cavo i valori di stack-up e impedenza.
Utilizzare regole CAD basate su vincoli per la corrispondenza delle lunghezze, la spaziatura e il conteggio dei via.
Posizionare il processore e il connettore in modo da ridurre al minimo la lunghezza delle corsie ed evitare zone di forte rumore.
Trattare ogni coppia differenziale come un canale RF ad alta velocità con un instradamento disciplinato.
Convalidare i primi prototipi con test visivi e BER, non solo con demo funzionali.
I team che adottano questo approccio solitamente riscontrano meno sorprese nelle fasi finali e un comportamento di visualizzazione più prevedibile in ambienti industriali e mobili difficili.
È possibile utilizzare MIPI DSI in modo affidabile su un PCB a 4 strati per display ad alta risoluzione da 10.1 pollici?
È possibile, ma solo con un instradamento molto accurato e margini compromessi; per un utilizzo industriale stabile a velocità di trasmissione dati più elevate, consigliamo vivamente una configurazione ad almeno 6 strati.
Le tracce curve sono davvero migliori degli angoli a 90° per le coppie differenziali?
Sì, evitare angoli acuti di 90° riduce le discontinuità di impedenza locali e la concentrazione del campo, migliorando la qualità dell'immagine e riducendo i riflessi, soprattutto a velocità multi-Gbps.
Ogni corsia MIPI DSI necessita di un piano di massa continuo dedicato?
Ogni corsia necessita di un solido punto di riferimento a terra direttamente sotto o sopra di essa; condividere un piano di appoggio comune ben progettato va bene, ma attraversare interruzioni o tagli in tale piano non lo è.
La scelta del connettore e del circuito FPC da sola può causare malfunzionamenti casuali del display MIPI DSI?
Assolutamente; una scarsa impedenza, una messa a terra debole o una mappatura dei pin errata nei connettori e nei circuiti stampati possono vanificare un instradamento del PCB altrimenti corretto e manifestarsi come sfarfallio o rumore intermittenti.
I produttori di apparecchiature originali (OEM) dovrebbero affidarsi esclusivamente ai test funzionali dello schermo per convalidare il routing MIPI?
No, i test funzionali non rilevano problemi marginali di visualizzazione e jitter; combinare i controlli del diagramma a occhio e del BER con i pattern visivi è la strada più sicura prima della produzione di massa.
Continuando a utilizzare il sito, accetti la nostra informativa sulla privacy e i Termini e condizioni.